GAA 반도체 Etch는 왜 중요할까요? Si·SiGe Selective Etch와 Channel Release 원리부터 Plasma, RF, 선택비와 Nanosheet 형성 과정을 장비 관점에서 쉽게 설명합니다.
반도체 Etch 장비를 다루면서 공정을 공부하다 보면 처음에는 RF, Gas, Pressure 같은 장비 Parameter에 눈이 많이 갑니다.
저도 처음에는 비슷했습니다.
RF Power가 정상인지, Pressure가 제대로 잡히는지, Gas Flow에 이상은 없는지처럼 장비 자체를 이해하는 데 집중했습니다.
그런데 최근 GAA 구조를 공부하면서 Etch를 보는 관점이 조금 달라졌습니다.
“반도체 구조가 이렇게 복잡해지면 Etch는 도대체 어느 정도까지 정확해야 하는 걸까?”
특히 Si와 SiGe가 반복적으로 적층된 구조에서 특정 Material만 선택적으로 제거하는 공정을 보면 이 생각이 더 강하게 듭니다.
단순히 잘 깎는 것만으로는 부족합니다.
제거해야 하는 물질은 충분히 제거하면서 바로 옆에 있는 몇 nm 수준의 구조는 최대한 그대로 남겨야 합니다.
이번 글에서는 제가 장비와 공정을 공부하면서 이해한 관점에서 GAA 반도체 Etch가 왜 중요한지, 그리고 그 안에서 자주 등장하는 Si·SiGe Selective Etch가 어떤 원리인지 이야기해보겠습니다.
GAA 반도체란 무엇일까?
GAA는 Gate-All-Around의 약자입니다.
말 그대로 Gate가 Channel을 여러 방향에서 둘러싸는 구조입니다.
기존 FinFET에서는 Channel의 세 면 정도를 Gate가 감싸는 형태였다면 GAA에서는 Channel을 더욱 완전히 둘러싸도록 구조가 바뀝니다.
왜 이렇게까지 구조를 바꾸는 걸까요?
반도체가 계속 미세화되면서 Gate가 Channel을 얼마나 잘 제어할 수 있느냐가 중요해졌기 때문입니다.
트랜지스터 크기가 작아질수록 누설전류와 Short Channel Effect 같은 문제가 커질 수 있습니다.
그래서 Channel을 Gate가 더욱 효과적으로 제어할 수 있도록 구조 자체를 바꾼 것입니다.
그런데 GAA 구조를 처음 봤을 때 저는 오히려 다른 부분이 먼저 눈에 들어왔습니다.
“이걸 실제 Wafer 위에서는 어떻게 만드는 거지?”
완성된 그림으로 보면 상당히 깔끔합니다.
하지만 실제 공정에서는 여러 Material을 증착하고 Patterning하고 Etch하면서 저 구조를 만들어야 합니다.
여기서 Etch 난이도가 크게 올라갑니다.
GAA Nanosheet 구조를 보면 Etch가 보인다
대표적인 GAA Nanosheet 구조에서는 Si와 SiGe 같은 서로 다른 Material을 교대로 쌓는 방식이 사용될 수 있습니다.
개념적으로 보면 이런 형태입니다.
Si
SiGe
Si
SiGe
Si
이런 식으로 여러 Layer가 반복됩니다.
이후 공정에서 특정 Layer를 선택적으로 제거하면 남아 있는 Si Layer가 Sheet 형태로 형성될 수 있습니다.
이것을 흔히 Channel Release와 연결해서 설명합니다.
여기서 중요한 질문이 생깁니다.
SiGe를 제거해야 한다면 그냥 Etch하면 되는 것 아닐까요?
문제는 바로 옆에 Si가 있다는 것입니다.
SiGe는 제거하면서 Si는 가능한 한 손상시키지 않아야 합니다.
여기서 Selective Etch가 중요해집니다.
SiGe만 제거하고 Si는 남긴다?
말로 하면 간단합니다.
SiGe 제거 → Si 유지
하지만 실제로 생각해보면 상당히 까다로운 조건입니다.
SiGe에는 Si와 Ge가 들어 있습니다.
그리고 바로 옆에는 Si Layer가 있습니다.
즉 완전히 관계없는 두 Material을 구분해서 제거하는 것과는 조금 다릅니다.
그래서 Etch Chemistry와 Process Condition을 잘 조절해서 SiGe에 대해서는 높은 Etch Rate를 만들면서 Si의 Etch Rate는 최대한 낮춰야 합니다.
여기서 다시 Selectivity가 등장합니다.
예를 들어 단순한 가정으로,
SiGe Etch Rate가 100이고
Si Etch Rate가 1이라면
SiGe:Si Selectivity는 약 100:1이 됩니다.
이런 식으로 제거하려는 Material과 남겨야 하는 Material 사이의 Etch Rate 차이를 크게 만드는 것이 중요합니다.
그런데 실제 공정에서는 선택비 숫자 하나만 높다고 끝나는 것이 아닙니다.
GAA에서는 ‘얼마나 남겼는가’도 중요하다
제가 GAA Etch를 보면서 가장 흥미롭게 느낀 부분입니다.
일반적으로 Etch라고 하면 얼마나 잘 제거했는지를 먼저 생각합니다.
그런데 GAA에서는 오히려
“남겨야 하는 Nanosheet를 얼마나 원래 모습 그대로 보존했느냐”
가 상당히 중요합니다.
예를 들어 SiGe는 모두 제거했다고 생각해보겠습니다.
그런데 Etch 과정에서 Si Nanosheet도 조금씩 깎였습니다.
Sheet가 원래보다 얇아질 수 있습니다.
표면이 거칠어질 수도 있습니다.
Sheet마다 두께 차이가 생길 수도 있습니다.
그러면 최종적으로 만들어지는 Transistor의 특성에도 영향을 줄 수 있습니다.
그래서 GAA 반도체 Etch에서는 단순한 Etch Rate뿐 아니라
Selectivity
Surface Roughness
CD Control
Uniformity
Plasma Damage
같은 요소들을 함께 봐야 합니다.
이쯤 되면 Etch가 단순히 Material을 제거하는 공정이라는 설명만으로는 부족하다는 생각이 듭니다.
Samsung Semiconductor GAA 기술 자료
Channel Release가 어려운 이유
SiGe를 선택적으로 제거해 Si Nanosheet를 분리시키는 과정을 생각해보겠습니다.
Etch가 진행되면서 처음에는 외부에 가까운 SiGe가 제거됩니다.
그런데 점점 안쪽으로 들어갈수록 Reactive Species가 좁은 공간 안쪽까지 이동해야 합니다.
여기서 앞에서 작성했던 HAR Etch와 비슷한 문제가 조금 보입니다.
물론 3D NAND Channel Hole과 GAA Channel Release는 구조와 목적이 다릅니다.
하지만 공통적으로 Reactive Species가 구조 내부로 이동하고 반응 후 만들어진 By-product가 밖으로 나와야 한다는 Transport 문제가 존재합니다.
바깥쪽 SiGe는 충분히 제거됐는데 안쪽은 덜 제거되는 상황이 생긴다면 원하는 구조를 만들기 어렵습니다.
결국 GAA에서도 단순한 Chemistry뿐 아니라 Reaction과 Transport를 함께 생각해야 합니다.
Gas Chemistry가 핵심인 이유
Si·SiGe Selective Etch에서는 어떤 Chemistry를 사용하느냐가 매우 중요합니다.
목표는 명확합니다.
SiGe와는 활발하게 반응하면서 Si와의 반응은 최대한 억제해야 합니다.
여기서 Ge 함량이나 표면 상태, Temperature, Gas Chemistry 등에 따라 반응 특성이 달라질 수 있습니다.
제가 이 부분을 공부하면서 느낀 것은 Etch Recipe에서 Gas Flow 숫자 하나하나가 생각보다 훨씬 많은 의미를 가지고 있다는 것입니다.
처음 장비를 보면 MFC에서
Gas A 몇 sccm,
Gas B 몇 sccm
정도로 보입니다.
하지만 실제로는 그 비율에 따라 Plasma 안에서 만들어지는 Radical 조성이 달라지고 Surface Reaction도 달라질 수 있습니다.
그리고 결국
SiGe Etch Rate
와
Si Etch Rate
의 차이가 달라집니다.
즉 MFC에서 보이는 작은 숫자 차이가 최종적으로는 Selectivity라는 공정 결과로 연결될 수 있는 것입니다.
그렇다면 Plasma를 강하게 만들면 되지 않을까?
Etch 이야기를 하다 보면 결국 Plasma로 돌아옵니다.
저도 처음에는 Plasma가 강하면 Etch가 잘될 것이라는 생각을 했습니다.
그런데 Selective Etch에서는 오히려 Plasma가 너무 강한 것이 문제가 될 수도 있습니다.
특히 Ion Energy가 지나치게 높으면 제거하려는 SiGe뿐 아니라 남겨야 하는 Si Nanosheet까지 물리적인 Damage를 받을 수 있습니다.
결국 목표는
강한 Plasma
가 아니라
원하는 Surface Reaction을 만들 수 있는 Plasma
라고 보는 것이 더 맞는 것 같습니다.
이 차이가 꽤 중요합니다.
RF Generator와도 결국 연결된다
여기서 제가 실제 장비에서 접하는 RF Generator 이야기도 다시 연결됩니다.
RF Generator에서 공급된 Energy는 Plasma 형성에 사용됩니다.
Source RF와 Bias RF를 구분해서 생각하면 Plasma Density와 Wafer 방향의 Ion Energy를 이해하는 데 도움이 됩니다.
GAA처럼 민감한 구조에서는 Ion Energy를 무작정 높이는 것이 좋은 방향이라고 보기 어렵습니다.
SiGe는 충분히 제거해야 하지만 남겨야 하는 Si에는 Damage를 최소화해야 하기 때문입니다.
그래서 앞으로 미세공정으로 갈수록
얼마나 높은 Power를 만들 수 있느냐
보다
얼마나 정밀하고 안정적으로 원하는 Plasma 상태를 유지할 수 있느냐
가 더 중요해질 수 있겠다는 생각이 듭니다.
장비 엔지니어 입장에서 보면 RF Power의 작은 Variation을 단순한 숫자 변화로만 보기 어려운 이유이기도 합니다.
Temperature가 생각보다 중요하다
Si·SiGe Selective Etch를 공부하면 Temperature 이야기도 자주 등장합니다.
처음에는 저도 Temperature를 주로 Wafer Cooling이나 장비 안정성 관점에서 생각했습니다.
그런데 Surface Reaction에서는 Temperature가 상당히 중요한 변수입니다.
Temperature가 달라지면 Reactive Species의 흡착과 반응, Reaction Product의 탈착 특성 등이 달라질 수 있습니다.
그리고 Si와 SiGe가 Temperature 변화에 완전히 동일하게 반응한다고 볼 수도 없습니다.
결국 Temperature를 이용해서 두 Material 사이의 반응 차이를 키우는 것도 Selectivity를 확보하는 하나의 중요한 접근이 될 수 있습니다.
그래서 ESC Temperature나 Backside He Cooling 같은 기능도 단순히 Wafer를 식혀주는 기능이라고만 보면 부족합니다.
Wafer Temperature Control 자체가 Etch Chemistry의 일부라고 생각하면 이해가 훨씬 쉬워집니다.
Plasma Damage를 왜 줄여야 할까?
GAA Nanosheet를 생각해보면 이유가 쉽게 보입니다.
남겨야 하는 Channel 자체가 굉장히 얇습니다.
여기에 높은 Energy의 Ion이 계속 충돌하면 Surface Damage가 발생할 수 있습니다.
단순히 눈으로 보이는 Profile만 정상이라고 해서 끝나는 것도 아닙니다.
표면이나 Interface 상태가 Device 특성에 영향을 줄 수 있기 때문입니다.
그래서 GAA Etch에서는 높은 Selectivity와 함께 Low Damage Etch가 중요해집니다.
이 부분에서 앞서 다뤘던 Atomic Layer Etching(ALE)과도 연결됩니다.
ALE가 관심을 받는 이유 중 하나 역시 필요한 만큼만 정밀하게 제거하면서 불필요한 Damage를 줄이는 방향과 관련이 있습니다.
결국 차세대 Etch 기술은
빠르게 많이 제거하는 것
보다는
필요한 부분만 정확하게, 그리고 최대한 손상 없이 제거하는 것
으로 발전하고 있다는 생각이 듭니다.
Over Etch도 함부로 할 수 없다
실제 양산에서는 Wafer 전체에서 모든 구조의 Etch가 정확히 같은 순간에 끝난다고 기대하기 어렵습니다.
그래서 어느 정도의 Over Etch가 필요할 수 있습니다.
문제는 GAA Nanosheet처럼 민감한 구조입니다.
SiGe가 이미 제거된 위치에서 Etch가 계속 진행되면 남아 있는 Si가 추가로 Process Environment에 노출됩니다.
Selectivity가 충분하지 않다면 Over Etch 시간이 늘어날수록 Si Loss가 커질 수 있습니다.
그래서 높은 Selectivity는 단순히 좋은 Etch 결과를 만드는 것뿐 아니라 Process Window를 확보하는 데도 중요합니다.
이 부분은 실제 양산을 생각하면 상당히 중요한 포인트라고 생각합니다.
Uniformity도 만만치 않은 문제다
하나의 Nanosheet 구조를 잘 만드는 것만으로는 부족합니다.
Wafer 전체에서 비슷한 결과가 나와야 합니다.
Center에서는 SiGe가 완벽하게 제거됐는데 Edge에서는 일부 남아 있다면 문제가 됩니다.
반대로 Edge까지 완전히 제거하기 위해 Etch Time을 늘렸는데 Center의 Si가 더 많이 손상된다면 그것도 문제입니다.
결국
Center ↔ Edge
뿐 아니라 각각의 미세 구조 내부에서도 균일한 결과가 필요합니다.
여기에는
Gas Distribution,
Plasma Uniformity,
Wafer Temperature,
Pressure,
Chamber Condition
같은 요소가 모두 연결됩니다.
그래서 장비의 Uniformity 관리가 실제 Device 구조와 직접 연결된다고 볼 수 있습니다.
Chamber 상태가 달라지면 어떻게 될까?
이 부분은 장비를 다루는 입장에서 특히 관심이 갑니다.
Recipe가 동일해도 Chamber 내부 상태는 계속 조금씩 변할 수 있습니다.
Wafer를 진행하면서 Wall Condition이 달라질 수 있고 By-product나 Polymer가 누적될 수도 있습니다.
Consumable Parts 상태 역시 시간이 지나면서 변합니다.
그 결과 Plasma Chemistry나 Radical Balance가 미세하게 달라진다면 SiGe와 Si의 Etch Rate 역시 영향을 받을 가능성이 있습니다.
즉,
Chamber Condition 변화
↓
Plasma Chemistry 변화
↓
Surface Reaction 변화
↓
SiGe:Si Selectivity 변화
↓
Nanosheet Profile 변화
로 이어질 수 있습니다.
이렇게 생각하면 PM이나 Cleaning, Seasoning 같은 작업도 단순한 장비 관리가 아니라 Process Stability의 일부라는 게 조금 더 와닿습니다.
장비 Parameter 하나가 Wafer까지 어떻게 연결될까?
제가 요즘 Etch 관련 기술을 공부하면서 가장 많이 생각하는 부분입니다.
예를 들어 MFC의 Gas Flow가 조금 변했다고 해보겠습니다.
장비 자체에서는 Spec 안에 있을 수도 있습니다.
그런데 특정 Gas Ratio가 SiGe Selectivity에 민감한 Recipe라면 이야기가 달라질 수 있습니다.
RF Power가 조금 변할 수도 있습니다.
Pressure가 평소보다 미세하게 달라질 수도 있습니다.
ESC Temperature가 변할 수도 있습니다.
각각의 변화는 작아 보입니다.
하지만 이 작은 변화들이
Gas / RF / Pressure / Temperature
↓
Plasma 상태
↓
Ion·Radical
↓
Surface Reaction
↓
SiGe와 Si의 Etch Rate
↓
Selectivity
↓
GAA Nanosheet
로 이어집니다.
저는 이 연결을 이해하고 나니 장비 화면에서 보이는 Parameter들이 예전보다 조금 다르게 보이기 시작했습니다.
GAA Etch Trouble이 발생한다면?
예를 들어 SiGe 제거가 정상적으로 되지 않는 문제가 발생했다고 생각해보겠습니다.
단순히 Etch Time부터 늘리는 것은 좋은 접근이 아닐 수도 있습니다.
저라면 먼저 정상적인 Wafer와 문제 Wafer의 장비 Trend를 비교해볼 것 같습니다.
Gas Flow와 Ratio가 달라졌는지,
RF와 Bias가 안정적이었는지,
Pressure Trend가 평소와 같았는지,
Temperature와 Backside He 상태는 정상인지,
최근 PM이나 Parts 교체가 있었는지,
Chamber 상태가 달라질 만한 이벤트가 있었는지 등을 같이 보는 것입니다.
그리고 가능하다면 실제 Wafer 결과와 장비 Parameter 변화를 연결해서 봐야 합니다.
이때 중요한 것은 역시 정상 상태의 Trend를 알고 있는 것이라고 생각합니다.
정상 상태를 알아야 작은 변화가 보이기 때문입니다.
FinFET에서 GAA로 바뀌면서 Etch도 달라진다
FinFET 시대에도 Etch는 당연히 중요한 공정이었습니다.
하지만 GAA에서는 구조가 더욱 복잡해지면서 선택적인 Material 제거와 Low Damage Control의 중요성이 더 커졌습니다.
앞으로 CFET처럼 더 복잡한 3차원 Transistor 구조로 발전한다면 이런 요구는 더욱 높아질 가능성이 있습니다.
결국 Etch도
Etch Rate 중심
에서
Profile + Selectivity + Atomic Precision + Low Damage
를 동시에 관리하는 방향으로 발전하고 있다고 생각합니다.
그리고 이 과정에서
Selective Etch,
Atomic Layer Etching,
Pulsed Plasma,
Low Energy Ion Control,
Surface Chemistry Control
같은 기술들이 점점 더 중요해질 것 같습니다.
GAA Etch의 핵심을 한 번 정리하면
제가 이해한 GAA 반도체 Etch의 흐름은 이렇습니다.
Si / SiGe 적층
↓
Selective Etch Chemistry 형성
↓
SiGe 선택적 제거
↓
Si Nanosheet 보호
↓
Channel Release
↓
Gate가 Nanosheet를 둘러싸는 구조 형성
여기서 장비 관점으로 한 단계 더 들어가면
Gas + RF + Pressure + Temperature
↓
Plasma / Surface Chemistry
↓
SiGe : Si Selectivity
↓
Nanosheet Profile
↓
Device 특성
으로 연결됩니다.
결국 GAA Etch 역시 장비와 Device가 따로 떨어져 있는 문제가 아닙니다.
마무리
처음 GAA 구조를 봤을 때 저는 완성된 Transistor의 모양부터 봤습니다.
Gate가 Channel을 둘러싸고 있는 구조가 신기했습니다.
그런데 Etch 관점에서 다시 보니 완전히 다르게 보였습니다.
“저 얇은 Nanosheet를 어떻게 만들고, 또 어떻게 손상 없이 남겨놓을까?”
결국 그 질문의 중심에 Si·SiGe Selective Etch가 있습니다.
SiGe는 충분히 제거해야 합니다.
Si는 최대한 남겨야 합니다.
Nanosheet의 두께와 Profile도 일정해야 합니다.
Surface Damage도 줄여야 합니다.
그리고 그 결과를 Wafer 전체에서 반복적으로 만들어야 합니다.
말로 하면 간단하지만 실제 공정에서는 Gas Chemistry, Plasma, RF, Pressure, Temperature, Chamber Condition이 모두 연결됩니다.
저도 Etch 장비를 처음 접했을 때는 RF Generator나 MFC, ESC 같은 부품을 각각의 장치로 봤습니다.
그런데 GAA 같은 차세대 구조를 공부하다 보면 결국 하나의 흐름으로 보이기 시작합니다.
Equipment → Plasma → Surface Reaction → Selective Etch → Nanosheet → Transistor
개인적으로 앞으로 Etch 장비 엔지니어에게 중요한 능력도 여기에 있다고 생각합니다.
장비가 정상인지 확인하는 것에서 끝나는 것이 아니라 장비에서 발생한 작은 변화가 Plasma와 Surface Reaction을 거쳐 실제 Wafer 구조에 어떻게 나타날 수 있는지 연결해서 이해하는 능력입니다.
GAA 이후 반도체 구조가 더 복잡해질수록 이런 연결을 이해하는 것이 더 중요해질 것 같습니다.
저도 현장에서 장비를 보면서 단순히 Parameter 숫자만 보는 게 아니라 그 숫자 뒤에서 실제 Wafer에는 어떤 일이 벌어지고 있는지를 계속 공부해보려고 합니다.